Skip to content

Latest commit

 

History

History
16 lines (12 loc) · 467 Bytes

README.md

File metadata and controls

16 lines (12 loc) · 467 Bytes

Image_sim

基于FPGA的图像处理模块(出自于crazybingo)(将里面的Intel的shift_RAM以及altsqrt的IP核换为Verilog来实现,方便实现跨平台移植)

含有图像的仿真模块

文件结构基于vscode下FPGA_Develop_Support插件