TD4は4bit CPUです。詳細は、 CPUの創り方 を参照してください。
本プロジェクトは、(本の趣旨に反していますが)Chiselという、ハードウェア構築言語(Hardware Construction Language)を使ってTD4を実装するプロジェクトです。
Verilogファイルを生成するには以下のようsbtを実行します。 target ディレクトリ内に「TD4Top.v」というファイルが生成されます。
sbt 'runMain td4.TD4Top --target-dir target'
Chiselの文法の解説や、もっと実用的なものを求める方は、Chiselを使ってのRISC-Vの実装を解説したプログラマのためのFPGAによるRISC-Vマイコンの作り方を参照してください。