Skip to content

Commit

Permalink
Formatting
Browse files Browse the repository at this point in the history
  • Loading branch information
@IsaacMarovitz
IsaacMarovitz committed Nov 30, 2023
1 parent 099300b commit 71864ef
Showing 1 changed file with 63 additions and 59 deletions.
122 changes: 63 additions & 59 deletions src/cpu.rs
View file
Original file line number Diff line number Diff line change
Expand Up @@ -39,21 +39,24 @@ impl CPU {
0x1E => { self.reg.e = self.read_byte(); 2 },
0x20 => { if !self.reg.get_flag(Flags::Z)
{ self.reg.pc += self.read_byte() as u16; 3 }
else { self.reg.pc += 1; 2 } },
else { self.reg.pc += 1; 2 }
},
0x22 => { let a = self.reg.get_hl();
self.mem.write(a, self.reg.a);
self.reg.set_hl(a + 1); 2 },
0x26 => { self.reg.h = self.read_byte(); 2 },
0x28 => { if self.reg.get_flag(Flags::Z)
{ self.reg.pc += self.read_byte() as u16; 3 }
else { self.reg.pc += 1; 2 } },
else { self.reg.pc += 1; 2 }
},
0x2A => { let a = self.reg.get_hl();
self.reg.a = self.mem.read(a);
self.reg.set_hl(a + 1); 2 },
0x2E => { self.reg.l = self.read_byte(); 2 },
0x30 => { if !self.reg.get_flag(Flags::C)
{ self.reg.pc += self.read_byte() as u16; 3 }
else { self.reg.pc += 1; 2 } },
else { self.reg.pc += 1; 2 }
},
0x32 => { let a = self.reg.get_hl();
self.mem.write(a, self.reg.a);
self.reg.set_hl(a - 1); 2 },
Expand All @@ -62,7 +65,8 @@ impl CPU {
self.mem.write(a, b); 3 },
0x38 => { if self.reg.get_flag(Flags::C)
{ self.reg.pc += self.read_byte() as u16; 3 }
else { self.reg.pc += 1; 2 } },
else { self.reg.pc += 1; 2 }
},
0x3A => { let a = self.reg.get_hl();
self.reg.a = self.mem.read(a);
self.reg.set_hl(a - 1); 2 },
Expand Down Expand Up @@ -213,7 +217,7 @@ impl CPU {
0xFE => { let b = self.read_byte();
self.alu_cp(b); 2 },
// Should be a panic!, keep it as a println! for now
code => { println!("Instruction {:} is unknown!", code); 0 },
code => { println!("Instruction {:} is unknown!", code); 0 },
}
}

Expand All @@ -228,70 +232,70 @@ impl CPU {
0x45 => { self.alu_bit(self.reg.l, 0); 2 },
0x46 => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 0); 4 },
0x47 => { self.alu_bit(self.reg.a, 0); 2 },
0x48 => { self.alu_bit(self.reg.b, 1); 2 },
0x49 => { self.alu_bit(self.reg.c, 1); 2 },
0x4A => { self.alu_bit(self.reg.d, 1); 2 },
0x4B => { self.alu_bit(self.reg.e, 1); 2 },
0x4C => { self.alu_bit(self.reg.h, 1); 2 },
0x4D => { self.alu_bit(self.reg.l, 1); 2 },
0x47 => { self.alu_bit(self.reg.a, 0); 2 },
0x48 => { self.alu_bit(self.reg.b, 1); 2 },
0x49 => { self.alu_bit(self.reg.c, 1); 2 },
0x4A => { self.alu_bit(self.reg.d, 1); 2 },
0x4B => { self.alu_bit(self.reg.e, 1); 2 },
0x4C => { self.alu_bit(self.reg.h, 1); 2 },
0x4D => { self.alu_bit(self.reg.l, 1); 2 },
0x4E => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 1); 4 },
0x4F => { self.alu_bit(self.reg.a, 1); 2 },
0x50 => { self.alu_bit(self.reg.b, 2); 2 },
0x51 => { self.alu_bit(self.reg.c, 2); 2 },
0x52 => { self.alu_bit(self.reg.d, 2); 2 },
0x53 => { self.alu_bit(self.reg.e, 2); 2 },
0x54 => { self.alu_bit(self.reg.h, 2); 2 },
0x55 => { self.alu_bit(self.reg.l, 2); 2 },
0x4F => { self.alu_bit(self.reg.a, 1); 2 },
0x50 => { self.alu_bit(self.reg.b, 2); 2 },
0x51 => { self.alu_bit(self.reg.c, 2); 2 },
0x52 => { self.alu_bit(self.reg.d, 2); 2 },
0x53 => { self.alu_bit(self.reg.e, 2); 2 },
0x54 => { self.alu_bit(self.reg.h, 2); 2 },
0x55 => { self.alu_bit(self.reg.l, 2); 2 },
0x56 => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 2); 4 },
0x57 => { self.alu_bit(self.reg.a, 2); 2 },
0x58 => { self.alu_bit(self.reg.b, 3); 2 },
0x59 => { self.alu_bit(self.reg.c, 3); 2 },
0x5A => { self.alu_bit(self.reg.d, 3); 2 },
0x5B => { self.alu_bit(self.reg.e, 3); 2 },
0x5C => { self.alu_bit(self.reg.h, 3); 2 },
0x5D => { self.alu_bit(self.reg.l, 3); 2 },
0x57 => { self.alu_bit(self.reg.a, 2); 2 },
0x58 => { self.alu_bit(self.reg.b, 3); 2 },
0x59 => { self.alu_bit(self.reg.c, 3); 2 },
0x5A => { self.alu_bit(self.reg.d, 3); 2 },
0x5B => { self.alu_bit(self.reg.e, 3); 2 },
0x5C => { self.alu_bit(self.reg.h, 3); 2 },
0x5D => { self.alu_bit(self.reg.l, 3); 2 },
0x5E => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 3); 4 },
0x5F => { self.alu_bit(self.reg.a, 3); 2 },
0x60 => { self.alu_bit(self.reg.b, 4); 2 },
0x61 => { self.alu_bit(self.reg.c, 4); 2 },
0x62 => { self.alu_bit(self.reg.d, 4); 2 },
0x63 => { self.alu_bit(self.reg.e, 4); 2 },
0x64 => { self.alu_bit(self.reg.h, 4); 2 },
0x65 => { self.alu_bit(self.reg.l, 4); 2 },
0x5F => { self.alu_bit(self.reg.a, 3); 2 },
0x60 => { self.alu_bit(self.reg.b, 4); 2 },
0x61 => { self.alu_bit(self.reg.c, 4); 2 },
0x62 => { self.alu_bit(self.reg.d, 4); 2 },
0x63 => { self.alu_bit(self.reg.e, 4); 2 },
0x64 => { self.alu_bit(self.reg.h, 4); 2 },
0x65 => { self.alu_bit(self.reg.l, 4); 2 },
0x66 => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 4); 4 },
0x67 => { self.alu_bit(self.reg.a, 4); 2 },
0x68 => { self.alu_bit(self.reg.b, 5); 2 },
0x69 => { self.alu_bit(self.reg.c, 5); 2 },
0x6A => { self.alu_bit(self.reg.d, 5); 2 },
0x6B => { self.alu_bit(self.reg.e, 5); 2 },
0x6C => { self.alu_bit(self.reg.h, 5); 2 },
0x6D => { self.alu_bit(self.reg.l, 5); 2 },
self.alu_bit(self.mem.read(a), 4); 4 },
0x67 => { self.alu_bit(self.reg.a, 4); 2 },
0x68 => { self.alu_bit(self.reg.b, 5); 2 },
0x69 => { self.alu_bit(self.reg.c, 5); 2 },
0x6A => { self.alu_bit(self.reg.d, 5); 2 },
0x6B => { self.alu_bit(self.reg.e, 5); 2 },
0x6C => { self.alu_bit(self.reg.h, 5); 2 },
0x6D => { self.alu_bit(self.reg.l, 5); 2 },
0x6E => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 5); 4 },
0x6F => { self.alu_bit(self.reg.a, 5); 2 },
0x70 => { self.alu_bit(self.reg.b, 6); 2 },
0x71 => { self.alu_bit(self.reg.c, 6); 2 },
0x72 => { self.alu_bit(self.reg.d, 6); 2 },
0x73 => { self.alu_bit(self.reg.e, 6); 2 },
0x74 => { self.alu_bit(self.reg.h, 6); 2 },
0x75 => { self.alu_bit(self.reg.l, 6); 2 },
self.alu_bit(self.mem.read(a), 5); 4 },
0x6F => { self.alu_bit(self.reg.a, 5); 2 },
0x70 => { self.alu_bit(self.reg.b, 6); 2 },
0x71 => { self.alu_bit(self.reg.c, 6); 2 },
0x72 => { self.alu_bit(self.reg.d, 6); 2 },
0x73 => { self.alu_bit(self.reg.e, 6); 2 },
0x74 => { self.alu_bit(self.reg.h, 6); 2 },
0x75 => { self.alu_bit(self.reg.l, 6); 2 },
0x76 => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 6); 4 },
0x77 => { self.alu_bit(self.reg.a, 6); 2 },
0x78 => { self.alu_bit(self.reg.b, 7); 2 },
0x79 => { self.alu_bit(self.reg.c, 7); 2 },
0x7A => { self.alu_bit(self.reg.d, 7); 2 },
0x7B => { self.alu_bit(self.reg.e, 7); 2 },
0x7C => { self.alu_bit(self.reg.h, 7); 2 },
0x7D => { self.alu_bit(self.reg.l, 7); 2 },
self.alu_bit(self.mem.read(a), 6); 4 },
0x77 => { self.alu_bit(self.reg.a, 6); 2 },
0x78 => { self.alu_bit(self.reg.b, 7); 2 },
0x79 => { self.alu_bit(self.reg.c, 7); 2 },
0x7A => { self.alu_bit(self.reg.d, 7); 2 },
0x7B => { self.alu_bit(self.reg.e, 7); 2 },
0x7C => { self.alu_bit(self.reg.h, 7); 2 },
0x7D => { self.alu_bit(self.reg.l, 7); 2 },
0x7E => { let a = self.reg.get_hl();
self.alu_bit(self.mem.read(a), 7); 4 },
0x7F => { self.alu_bit(self.reg.a, 7); 2 },
self.alu_bit(self.mem.read(a), 7); 4 },
0x7F => { self.alu_bit(self.reg.a, 7); 2 },
// Should be a panic!, keep it as a println! for now
code => { println!("CB Instruction {:2X} is unknown!", code); 0 },
}
Expand Down

0 comments on commit 71864ef

Please sign in to comment.