Progetto-Reti-logiche-2020-2021

Lo scopo del progetto consiste nel realizzare un componente hardware descritto in vhdl che preso in ingresso la sequenza di bit che compone un immagine, ne calcoli una versione equalizzata. In particolare implementiamo un algoritmo semplificato nel quale le dimensioni massime dell’immagine sono 128x128, su una scala di grigi composta da 256 livelli.