Lo scopo del progetto consiste nel realizzare un componente hardware descritto in vhdl che preso in ingresso la sequenza di bit che compone un immagine, ne calcoli una versione equalizzata. In particolare implementiamo un algoritmo semplificato nel quale le dimensioni massime dell’immagine sono 128x128, su una scala di grigi composta da 256 livelli.
-
Notifications
You must be signed in to change notification settings - Fork 0
Red-debu/Progetto-Reti-logiche-2020-2021
This commit does not belong to any branch on this repository, and may belong to a fork outside of the repository.
Folders and files
Name | Name | Last commit message | Last commit date | |
---|---|---|---|---|
Repository files navigation
About
Prova finale di Reti Logiche 2020-2021
Topics
Resources
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published