本实验分FPGA和Matlab，共5个实验，最终还有一个课程设计。
Matlab已实现所有要求。
Modelisim实现时所有波形和Matlab中基本一致。
SignalTap抓的有问题，没时间调了
软件有问题，FIR IP Core 生成卡死，强制生成后，不会用Modelsim仿真此IP
故程序中的FIR全是直接存储Matlab中的滤波器系数，然后做的卷积，有的文件写了上千行
其中Modelsim仿真文件在Quartus II工程的simulation文件夹下，
为了github上传方便，只保留了关键的代码文件
-
Notifications
You must be signed in to change notification settings - Fork 0
ZhaoRunhui/Radar-Signal-Generation-and-Processing-Experiment
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
UESTC-雷达信号产生与处理的设计与验证
Resources
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published
Languages
- Verilog 90.4%
- VHDL 9.4%
- Other 0.2%