Esse projeto visa implementar um codificador que, a cada pacote de dados de 6 bits, adiciona um bit de paridade ao final de cada pacote. Também implemeta um detector que detecta quando um bit do pacote + paridade foi invertido, e indica se o pacote é válido ou não. A entrada e saída tanto do codificador quanto do detector são seriais.